在2023世界人工智能大會上，美國超威半導(dǎo)體公司（AMD）董事會主席兼首席執(zhí)行官蘇姿豐表示，未來*會有人工智能主導(dǎo)的芯片設(shè)計(jì)師這樣的設(shè)定，對下一代來說，跨學(xué)科可能是所有工作最需要關(guān)注的事情。

　　比如僅僅硬件深度設(shè)計(jì)的專家是不夠的，你必須真正了解硬件是如何與軟件和算法結(jié)合在一起，因?yàn)檫@將有助于更好的設(shè)計(jì)硬件，那些能夠真正跨越端到端、能夠去思考系統(tǒng)的使用方式、去思考客戶的部署方式、以及應(yīng)用會是什么樣子的工程師，才能有更好地設(shè)計(jì)產(chǎn)品的基礎(chǔ)。

　　一、AI和設(shè)計(jì)結(jié)合

　　早在2021年，楷登電子(美國 Cadence 公司)宣布推出*創(chuàng)新的基于機(jī)器學(xué)習(xí) (ML)的設(shè)計(jì)工具Cerebrus，擴(kuò)展數(shù)字芯片設(shè)計(jì)流程并使之自動化，讓客戶能夠高效達(dá)成要求嚴(yán)苛的芯片設(shè)計(jì)目標(biāo)。Cadence數(shù)字與簽核事業(yè)部產(chǎn)品工程資深群總監(jiān)劉淼表示，Cerebrus是完全基于機(jī)器學(xué)習(xí)人工智能引擎的一款EDA工具，可以實(shí)現(xiàn)數(shù)字芯片自動化和規(guī)�；�。

　　據(jù)官方介紹，Cerebrus采用獨(dú)特的機(jī)器學(xué)習(xí) ML 技術(shù)，推動 Cadence RTL-to-signoff 實(shí)現(xiàn)流程，提供高達(dá) 10 倍的生產(chǎn)力，將設(shè)計(jì)實(shí)現(xiàn) 的 PPA (Power, Performance, Area即功耗、性能、面積三個評價(jià)芯片的最重要標(biāo)準(zhǔn)的縮寫) 結(jié)果提高 20%。

　　Cerebrus概念圖，圖源：百度

　　二、中科院團(tuán)隊(duì)用AI設(shè)計(jì)了一顆CPU

　　今年六月底，來自中科院的團(tuán)隊(duì)在預(yù)印本平臺arxiv上發(fā)表了重磅論文《Pushing the Limits of Machine Design：Automated CPU Design with AI》(機(jī)器設(shè)計(jì)新突破：使用人工智能自動設(shè)計(jì)CPU)，其中使用了人工智能的方法，團(tuán)隊(duì)使用了該訓(xùn)練集在5小時內(nèi)完成了算法的訓(xùn)練，并且把生成的BSD(Binary Speculation Diagram)送入EDA軟件中進(jìn)行綜合，在經(jīng)過FPGA驗(yàn)證后進(jìn)行了流片，最后CPU芯片能跑在300MHz時鐘頻率并且能成功運(yùn)行Linux和Dhrystone。

　　三、行家發(fā)聲

　　英偉達(dá)創(chuàng)始人兼首席執(zhí)行官黃仁勛強(qiáng)調(diào)了英偉達(dá)加速計(jì)算和AI解決方案在芯片制造中的潛力，他認(rèn)為芯片制造是加速計(jì)算和AI計(jì)算的“理想應(yīng)用”。

　　另一芯片巨頭AMD首席技術(shù)官M(fèi)ark Papermaster也透露，目前AMD在半導(dǎo)體設(shè)計(jì)、測試與驗(yàn)證階段均已開始應(yīng)用AI，未來計(jì)劃在芯片設(shè)計(jì)領(lǐng)域更廣泛地使用生成式AI。同時，AMD已在試驗(yàn)GitHub Copilot（由GitHub和OpenAI合作開發(fā)的代碼生成算法），并研究如何更好地部署這一AI助手。

　　日本半導(dǎo)體企業(yè)Rapidus社長小池淳義表示，將引進(jìn)人工智能和自動化技術(shù)，以約500名技術(shù)人員確立量產(chǎn)工序。公司已有人才、設(shè)備、技術(shù)齊備的頭緒，預(yù)計(jì)2027年啟動量產(chǎn)。